近日，在荷蘭阿姆斯特丹舉行的臺(tái)積電2025年OIP（開(kāi)放創(chuàng)新平臺(tái)）生態(tài)系統(tǒng)論壇歐洲場(chǎng)中，這家全球領(lǐng)先的晶圓代工廠首次公開(kāi)披露了其對(duì)定制化高帶寬內(nèi)存（Custom HBM，簡(jiǎn)稱C-HBM）的技術(shù)路線圖。

據(jù)德媒Hardwareluxx編輯Andreas Schilling在社交平臺(tái)分享的信息，臺(tái)積電明確指出，定制HBM將在HBM4E時(shí)代正式落地，并將其命名為C-HBM4E。

在當(dāng)前的HBM4階段，臺(tái)積電已提供兩種基礎(chǔ)裸片（Base Die）制程方案：面向主流市場(chǎng)的N12FFC+和針對(duì)高性能需求的N5工藝。然而，隨著AI訓(xùn)練模型對(duì)內(nèi)存帶寬、功耗和芯片面積的要求日益嚴(yán)苛，傳統(tǒng)分離式內(nèi)存控制器架構(gòu)逐漸顯現(xiàn)出瓶頸。

為此，臺(tái)積電在C-HBM4E中提出將內(nèi)存控制器（Memory Controller, MC）直接集成到HBM基礎(chǔ)裸片上的創(chuàng)新方案，而實(shí)現(xiàn)這一目標(biāo)的核心正是其最新的N3P先進(jìn)制程。

N3P是臺(tái)積電3納米工藝家族中的增強(qiáng)版本，相較前代N3E，在性能、功耗和良率方面均有顯著優(yōu)化。通過(guò)在N3P上構(gòu)建C-HBM4E基礎(chǔ)裸片，臺(tái)積電宣稱其能效可達(dá)到HBM3E基礎(chǔ)裸片的約兩倍。

同時(shí)，C-HBM4E的工作電壓（Vdd）將降至僅0.75V，較HBM4進(jìn)一步降低，這不僅有助于減少整體系統(tǒng)功耗，也為未來(lái)更大規(guī)模的AI集群部署提供了更優(yōu)的熱管理?xiàng)l件。

目前，SK海力士的HBM4基片由臺(tái)積電代工生產(chǎn)，三星則選擇自家晶圓廠制造其HBM4產(chǎn)品。而從HBM4E開(kāi)始，美光也將加入臺(tái)積電陣營(yíng)，將其HBM基片交由臺(tái)積電代工，雙方正緊密合作推進(jìn)C-HBM4E的聯(lián)合開(kāi)發(fā)。

C-HBM4E的推出，不僅僅是制程節(jié)點(diǎn)的升級(jí)，更是系統(tǒng)級(jí)架構(gòu)思維的體現(xiàn)。通過(guò)將內(nèi)存控制器下沉至HBM堆棧內(nèi)部，不僅節(jié)省了GPU或AI加速器芯片寶貴的邏輯面積，還能縮短數(shù)據(jù)路徑、降低延遲，并提升整體帶寬利用率。

這一趨勢(shì)表明，臺(tái)積電憑借其在先進(jìn)封裝與制程技術(shù)上的雙重優(yōu)勢(shì)，正逐步成為高端HBM生態(tài)系統(tǒng)的中心節(jié)點(diǎn)。

責(zé)編：Jimmy.zhang