英特爾首席執(zhí)行官帕特?基辛格（Pat Gelsinger）近日在接受采訪時(shí)表示，英特爾的 18A 工藝和臺(tái)積電的 N2 工藝不相上下。

不過基辛格表示，在背面供電（backside power delivery）方面，英特爾更勝一籌，也得到了客戶的廣泛認(rèn)可。

基辛格表示英特爾在背面供電技術(shù)方面，提供了更好的面積效率，這意味著更低的成本更好的動(dòng)力輸出，也意味著更高的性能。

基辛格表示 Intel 18A 憑借著良好的晶體管和強(qiáng)大的功率傳輸，略微領(lǐng)先于 N2。此外臺(tái)積電的封裝成本更高，而英特爾可以提供更有競爭力的價(jià)格優(yōu)勢。

目前臺(tái)積電、英特爾和三星都在加速推進(jìn)代工業(yè)務(wù)，在最近的 IEEE 國際電子設(shè)備會(huì)議（IEDM）上，三家公司都展示了 CFET（Complementary FET）晶體管解決方案。

堆疊 CFET 晶體管架構(gòu)涉及將兩種類型的晶體管（nFET 和 pFET）堆疊在一起，目標(biāo)是取代全環(huán)繞柵極（GAA），成為密度翻倍的下一代晶體管設(shè)計(jì)。

據(jù) IEEE Spectrum 報(bào)道，英特爾是第一家展示 CFET 解決方案的代工廠，早在 2020 年就公開推出了早期版本。在會(huì)議期間，英特爾介紹了使用 CFET 制造的最簡單的電路之一，重點(diǎn)介紹了逆變器的改進(jìn)。

CMOS 反相器將相同的輸入電壓發(fā)送到堆疊在一起的雙晶體管的柵極，產(chǎn)生與輸入邏輯相反的輸出，并且逆變器在單個(gè)鰭片上完成。

英特爾還通過將每個(gè)器件的納米片數(shù)量從兩個(gè)增加到三個(gè)，將兩個(gè)器件之間的間隔從 50 nm 減少到 30 nm，從而改進(jìn)了 CFET 堆棧的電氣特性。

專家們預(yù)計(jì)，從現(xiàn)在開始，CFET 技術(shù)的大規(guī)模商業(yè)化可能還需要 7 到 10 年的時(shí)間。