上個(gè)月，三星在京畿道華城工廠V1生產(chǎn)線，舉行了采用下一代GAA（Gate-All-Around）架構(gòu)晶體管技術(shù)的3nm代工產(chǎn)品發(fā)貨儀式。臺(tái)積電（TSMC）作為第一大晶圓代工廠，其3nm工藝的生產(chǎn)也提上了日程。

如果將N3和N5初期工藝做比較，前者預(yù)計(jì)會(huì)帶來10%到15%的性能提升（相同功耗和復(fù)雜程度），或者降低25%-30%的功耗（相同頻率和晶體管數(shù)量），同時(shí)會(huì)將邏輯密度提高約1.6倍。據(jù)了解，明年的N3E在N3基礎(chǔ)上減少了EUV光罩層數(shù)，從25層減少到21層，雖然邏輯密度低了8%，但仍然比N5制程節(jié)點(diǎn)要高出60%。

臺(tái)積電從2022年到2025年，將陸續(xù)推出N3、N3E、N3P、N3X等制程，后續(xù)還會(huì)有優(yōu)化后的N3S制程，可涵蓋智能手機(jī)、物聯(lián)網(wǎng)、車用芯片、HPC等不同平臺(tái)的使用需求。臺(tái)積電在N3制程節(jié)點(diǎn)仍使用FinFET（鰭式場(chǎng)效應(yīng)晶體管），不過可以使用FINFLEX技術(shù)，擴(kuò)展了工藝的性能、功率和密度范圍，允許芯片設(shè)計(jì)人員使用相同的設(shè)計(jì)工具集為同一芯片上的每個(gè)關(guān)鍵功能塊選擇最佳選項(xiàng)，進(jìn)一步提升PPA（功率、性能、面積）。

臺(tái)積電總裁魏哲家在近期的法人說明會(huì)上表示，目前N3制程的進(jìn)度符合預(yù)期，2022年下半年量產(chǎn)后也具備不錯(cuò)的良品率，在HPC和智能手機(jī)的驅(qū)動(dòng)下，到2023年將會(huì)有穩(wěn)定的輸出，并在2023年上半年開始為臺(tái)積電的營(yíng)收做出貢獻(xiàn)。