三星為GAA晶體管“站臺發聲”多時

2021年6月，三星就率先宣布其基于GAA技術的3nm制程成已成功流片。

隨后在2021年10月三星宣布將在2022年上半年搶先臺積電量產3nm GAA制程工藝。

今年4月，三星基于GAA晶體管的3nm工藝良率才到10％—20％，遠低于預期，這意味著公司需要付出更高的成本。

今年5月，業界再次傳出消息，三星3nm良率問題已解決，3nm GAA制程將如期量產。

6月，三星的3nm制程已經進入了試驗性量產。

然而就在幾天后，市場卻又傳出三星因良率遠低于目標延遲3納米芯片量產的消息。

近日，三星正式宣布，基于3nm全環繞柵極（Gate－All－AroundT，簡稱［GAA］）制程工藝節點的芯片已經在其位于韓國的華城工廠啟動大規模生產。

與5nm相比，三星電子初代3nm GAA工藝可較5nm降低多達45％的功耗，同時提升23％的性能和減少16％的面積占用。

展望未來，三星第二代3nm工藝更是可以將功耗降低多達50％，同時提升30％的性能和減少35％的面積占用。

GAA架構是“大膽而危險”的嘗試

傳統的平面晶體管（Planar FET）通過降低電壓來節省功耗。

然而，平面晶體管的短溝道效應限制了電壓的繼續降低，而FinFET（鰭式場效應晶體管）的出現使得電壓得以再次降低。

FinFET結構2011年便開始商業化，從22納米就已經開始采用，至今已經經歷了11年的發展。

雖然在芯片進入到5nm之后，采用FinFET結構的芯片開始出現漏電等問題，但是相比較于嶄新的GAA結構，仍是相對穩定和成熟的技術。

但隨著工藝的繼續推進，FinFET已經不足以滿足需求。

于是，GAA（Gate－all－around，環繞柵極）技術應運而生。

不過，三星認為采用納米線溝道設計不僅復雜，且付出的成本可能也大于收益。

因此，三星設計了一種全新的GAA形式——MBCFET（Multi－Bridge－Channel FET，多橋－通道場效應管），采用多層堆疊的納米片來替代GAAFET中的納米線。

工藝不穩定等問題在每一代節點中都會面臨，這需要時間和技術上的改進迭代。

GAA的工藝并不比FinFET簡單，它的發展也需要一個改進的過程。

GAA雖然是在更小尺寸下更加被普遍看好的工藝結構，但在3nm技術節點中采用GAA架構，仍是一個值得商榷的問題。

所以高通等重要客戶對三星的3nm制程工藝目前都保持觀望態度，不敢隨意進行嘗試。

三星率先量產3nm的“成功學”

如果僅從0到1的角度來分析，三星是第一個量產3nm的廠商，相比較與臺積電而言，固然是成功的。

根據三星官方公布的聲明顯示，基于其第一代的3nm GAA工藝的芯片與傳統的5nm工藝芯片相比，功耗降低了45％，性能提高了23％，面積可減少16％。

不過，以上公布的數據與三星之前透露的數據（性能將提升30％，能耗降可低50％，邏輯面積效率提升超過45％）有一定程度的縮水。

3nm GAA技術采用了更寬通的納米片，與采用窄通道納米線的GAA技術相比能提供更高的性能和能耗比。

3nm GAA技術上，三星能夠調整納米晶體管的通道寬度，優化功耗和性能，從而能夠滿足客戶的多元需求。

利用3nm   GAA技術，三星將能夠調整納米片的通道寬度，以優化功耗和性能，以滿足各種客戶需求。

搶先登陸并不保證競爭優勢

三星此次搶先一步量產3nm芯片，并不意味著三星在與臺積電競爭中占據了先機。

雖然三星采用市場現有方案，可以做到3nm GAA技術量產，但關鍵是成本會增加、交期會拉長、良率提升速度慢、品質不見得好。

三星仍未實際接獲3nm訂單，宣傳意義應大于實質意義。

實際上這場競爭也沒有絕對的輸贏之分，因為絕大部分晶圓代工廠商已經完全告別了先進制程的競賽。

這使得諸多客戶只能在臺積電和三星之間進行［非此即彼］的選擇，而臺積電一家的產能，也難以維持龐大的先進制程市場。

因此，哪怕三星的芯片有再次陷入性能滑鐵盧的風險，也依舊會有大批量的廠商愿意去試錯。

結尾：

此前，三星電子7nm和5nm制程產品均出現良率和功耗問題，使高通等頭部客戶轉投臺積電。近幾個月來，三星電子的良率情況曝光和代工業務高管人事調整不斷。

但本次三星電子能夠如期完成3nm制程的量產，或有助于恢復下游客戶的信心。其基于GAA晶體管的3nm制程也正式開啟了新的晶體管時代。

未來，臺積電、三星、英特爾等先進制程玩家的競爭仍將繼續，這場逼近物理極限的戰爭“硝煙”正濃。